(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-32344

(P2000 - 32344A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H 0 4 N 5/335

H01L 27/146

H 0 4 N 5/335

E

H01L 27/14

Α

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21)	出魔和	e 🖴
(21)		7

特願平11-172158

(22)出願日

平成11年6月18日(1999.6.18)

(31)優先権主張番号 09/102, 306

(32)優先日

平成10年6月22日(1998.6.22)

(33)優先権主張国

米国 (US)

(71) 出願人 590000846

イーストマン コダック カンパニー アメリカ合衆国, ニューヨーク14650, ロ チェスター, ステイト ストリート343

(72)発明者 ポール ピー リー

アメリカ合衆国 ニューヨーク州 ピッツ フォード ヴァン バーレン ロード 9

(72)発明者 テー シュワン リー

アメリカ合衆国 カリフォルニア州 カー ルスパッド アナータ コート 928

(74)代理人 100075258


弁理士 吉田 研二 (外2名)

(54) 【発明の名称】 CMOSアクティブピクセルセンサのための並列出力アーキテクチャ

(57)【要約】

【課題】 高ピクセルレートのデータ転送を達成するた めに、より多機能な複数アレイを実現するような、アク ティブピクセルセンサ(APS)を提供する。

【解決手段】 半導体基板上にピクセルアレイ10が形 成されている。ピクセルアレイ10は、複数の行及び列 に配置されている。ピクセルアレイ10は機能的に分割 され、分割された領域の各々に列アドレス/信号処理/ 出力回路11,12,13及び14と、一つの行アドレ ス回路18を設けることによって、複数のピクセルを同 時にアドレスして読み出すことを可能にする。列アドレ ス/信号処理/出力回路11,12,13及び14が各 領域に設けられて、各領域のピクセルのシーケンス列を 出力する。



【特許請求の範囲】

【請求項1】 アクティブピクセルセンサであって、 複数の行及び列に配置されたピクセルの2次元アレイを 有する半導体基板と、

該基板の上に形成された行アドレス回路と、

該基板の上に形成された列アドレス回路と、

該ビクセルのアレイに動作可能に接続された複数の信号 処理回路であって、該信号処理回路の各々は、導電性信号バスを通じて、該アレイの中のビクセルの所定のサブセットに電気的に接続されていて、該サブセットの各々 10 が、複数のビクセルを有する、複数の信号処理回路と、該行アドレス回路及び該列アドレス回路を使用して該サブセットの各々について1つのビクセルを有するビクセル列を選択し、該ビクセル列の各々から信号を該信号処理回路に同時に転送する手段と、を備えることを特徴とするアクティブビクセルセンサ。

【請求項2】 アクティブピクセルセンサであって、 複数の行及び列に配置されたピクセルの2次元アレイを 有する半導体基板と、

該基板の上に形成された行アドレス回路と、

該基板の上に形成された列アドレス回路と、

該ピクセルのアレイに動作可能に接続された複数の信号 処理回路であって、該信号処理回路の各々は、導電性信 号バスを通じて、該アレイの中のピクセルの所定のサブ セットに電気的に接続されていて、該サブセットの各々 が、複数のピクセルを有する、複数の信号処理回路と、 該行アドレス回路及び該列アドレス回路を使用して該サ ブセットの各々について1つのピクセルを有するピクセ ル列を選択し、該ピクセル列の各々から信号を該信号処 理回路に同時に転送する手段と、を備え、

該アレイが、複数の領域に機能的に分割されていて、該 領域の各々は、行アドレス回路及び列アドレス回路を有 し、且つ、該領域の各々が更に、他の領域のうちの一つ の領域の鏡像であることを特徴とするアクティブピクセ ルセンサ。

【請求項3】 アクティブピクセルセンサの製造方法であって、

複数の行及び列に配置されたビクセルの2次元アレイがその上に形成された半導体基板を準備するステップであって、該半導体基板は、該行の各々をアドレスできる行 40 アドレス回路と、該列の各々をアドレスできる列アドレス回路と、該ビクセルの2次元アレイに動作可能に接続された少なくとも一つの信号処理回路であって、各々複数のビクセルを有する該アレイ中の所定のビクセルサブセットに、各々が導電性信号バスを通じて電気的に接続される信号処理回路と、を有する該半導体基板を準備するステップと、

該2次元アレイ、その関連する行及び列アドレス回路及 びその関連する信号処理回路の鏡像を形成して、該2次 元アレイの鏡像である第2の2次元アレイを生成するス 50

テップと、を含むことを特徴とする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に、複数出力チャネルを有する固体画像装置センサに関し、より具体的には、高フレームレート及び高ピクセルレートを必要とするイメージ獲得のために設計された、複数チャネルを有するCMOSアクティブピクセルセンサ(APS)に基づいたアーキテクチャに関する。本発明は、モザイクカラーフィルタアレイ(CFA)によって規定される色の各々について別個の出力チャネルを有することが望まれるシステムに対しても、適用可能である。このアーキテクチャは、他のタイプのx-yアドレス可能なイメージングアレイに対しても、適している。

[0002]

【従来の技術】従来技術によれば、データを高ピクセル データレートで出力することを要件とするイメージセン サが知られている。典型的には、これらの高ピクセルレ ート要件は、ビクセルの2次元アレイ(x-yアレイ) 20 を2つのスプリットフィールドに分けて配列し、これら のピクセルの一方の半分の出力を、その半分に隣接した アレイの端に位置された信号処理回路に送るようにする ことによって、達成される。もう一方の半分のピクセル は、その半分に隣接して配置された同様の回路に出力さ れる。従来技術においてそのようなアレイを実現するた めに使用され得る技術は、CMOS APS或いはCC Dであった。他の従来技術として、2次元アレイを多数 のブロックに形成し、個々のブロックがそれ自身の出力 パスを有しているものが、開示されている。これらの複 数出力パスを有する従来技術の装置は、イメージセンサ アレイのための出力データレートを増加させるが、提供 する多様な機能性の量及び種類が制限される。

【0003】図1は、従来技術のセンサ装置のブロック 図であって、センサ100は、2つの個々の光センシン グフィールド119及び129が存在するように配置さ れている。描かれているセンサ100は、電荷結合型装 置(CCD)である。フィールド119及び129の各 々は、水平シフトレジスタを有しており、これらが、各 フィールド119及び129の出力パスを提供する。セ ンサは、2つの別個のセンサとして効果的に動作され て、それによって、単一のフィールド或いはフレームの みを有するセンサのピクセルデータ転送レートを倍増さ せる。更にピクセルデータ転送レートを増加するため に、従来技術のセンサでは、フィールド119に出力タ ップ121~127が設けられており、これらの出力タ ップ121~127は、out120と共に動作して、 水平シフトレジスタを通じて現在転送されている電荷を 除去する。同様に、フィールド129は、0 u t 130 と共に動作して、水平シフトレジスタを通じて現在転送 されている電荷を除去する出力タップ131~137

を、有している。これで、計8つの出力(130~13 7) が得られる。出力数が増えると、高速要件を有する システムに必須のピクセルデータ転送レートが、大きく 増加する。しかし、そのような構成によっては、ランダ ムアドレス能力は得られない。

【発明が解決しようとする課題】従来のCMOS AP Sでは、ピクセルアレイのうちの1行のみがアドレスさ れて、その行からイメージデータが、オフセット除去の ような信号処理のために、並列に列回路に転送される。 選択された行の各ピクセルは順に読み出されて、1ライ 10 ンの出力イメージデータを形成する。アレイ中のピクセ ルの総数及びフレームレートが、ピクセル出力レートを 決定する。高フレームレート装置、すなわちイメージ獲 得のために多数のピクセルを有する装置に対しては、デ ータレートは過剰になり、出力チャネル電子回路はもは や十分に高速ではなく、信号を獲得して、その信号を非 常に忠実にイメージ2値化及び記憶ユニットに伝送する ことができない。例えば、30フレーム/秒で動作する 1000×1000 (メガピクセル) アレイは、30M Hzを越えるピクセル出力レートを有する。しかし、1 000フレーム/秒で動作する500×500ピクセル アレイは、250MHzを越える出力データレートを必 要とする。典型的な最高技術水準のピクセルデータチャ ネル (アナログ信号及び2値化回路の両方)では、10 MHzオーダの範囲のピクセル転送レートが可能である に過ぎず、従って、高フレームレート及び高ピクセル数 のセンサのための高ビクセル出力レートを達成するため には、複数並列出力チャネルが必要である。

【0004】以上の議論より、当該技術において、高ピ クセルレートのデータ転送を達成するために、より多機 30 能な複数アレイが必要とされていることが、明らかであ ろう。

[0005]

【課題を解決するための手段】本発明は、アクティブビ クセルセンサ(APS)のためのCMOSに基づいたア ーキテクチャを提供することによって、従来技術におけ る前述の問題を克服する。複数の行及び列に配置された ピクセルの2次元アレイを有する半導体基板が、基板上 に形成された行アドレス回路と、基板上に形成された列 アドレス回路と、ピクセルのアレイに動作可能に接続さ れた複数の信号処理回路と、を備え、信号処理回路の各 々は、導電性信号バスを通じて、アレイ中のピクセルの 所定のサブセットに電気的に接続されている。サブセッ トの各々は、複数のピクセルを備える。半導体基板は、 更に、行アドレス回路及び列アドレス回路を使用してサ ブセットの各々について1つのピクセルを有するピクセ ル列を選択し、各ビクセル列から信号を信号処理回路に 同時に転送する手段を、備える。

【0006】APSの特性と完全に互換性を有するCM OSに基づくアーキテクチャを提供する本発明は、様々 50

な効果を有する。具体的には、本発明は、x-yアドレ シング性や、(例えば、フレーム当たり、より少ないピ クセルで、より高いフレームレートを提供するための) ピクセルアレイのサブウインドウイング及びサブサンプ リングを提供し、提供されるモザイクカラーフィルタア レイを有するカラーイメージセンサに対しては、並列チ ャネル接続スキームをサブサンプリング中にCFAパタ ーンを保存するために使用することが可能であり、CF Aに基づくカラーイメージセンサに対しては、並列チャ ネルの各々を単一の色に対して使用することが可能であ り、(色特定ゲインの設定や2値化のような)カラー信 号処理を簡単化する。

[0007]

【発明の実施の形態】本発明は、信号バスを使用して、 複数の(2つ或いはそれ以上の)行或いは複数のピクセ ルを信号処理回路に並列に接続することによって、複数 の出力回路、或いはチャネルを使用して、高データレー ト要件を全体として有する装置に対するチャネル当たり のデータレート要件(図2~図5参照)を低くすること ができる。この複数チャネルの実現は、各々の異なる色 に対して別個の出力チャネルを有していることが望まし いカラーエーソアドレス可能センサにも、適用可能であ る。各々の異なる色に対する別個の出力チャネルの例と して、ピクセル1、2、3及び4の各々(図2~図5参 照)が、(2つのグリーンチャネル、1つのレッドチャ ネル、及び1つのブルーチャネルを有するバイエルパタ ーンのような) 異なる色を検知するように構成されてい る。列幅の出力信号ルーティングは、色特定出力チャネ ルをカバーする同じカラーフィルタのピクセルを全て接 続する。

【0008】図2を参照すると、これは本発明のブロッ ク図であって、4つの出力チャネルout1、out 2、out3、及びout4を有するピクセルアレイ1 0が設けられていて、選択されたピクセル1、2、3、 及び4が、4つの別個の列アドレス/信号処理/出力回 路11、12、13、及び14を介して同時に出力され る。本実施形態に示されているように、4つの選択され たピクセル1、2、3、及び4は、行アドレス回路18 によって出力用に選択された単一の行から選択される。 これより、4つの並列チャネルは、選択された行の4つ のピクセルがアドレスされて4つの異なる同路ブロック に読み出されるように、実現される。行アドレス回路1 8は、本発明によって実現されるように、チップ上に設 けられる。列アドレス回路もチップ上に設けられるが、 本発明によって実現されるように、列アドレス/信号処 理/出力回路11、12、13、及び14の一部となっ ている。行及び列アドレス回路は、イメージセンサの技 術分野で良く知られている従来の回路である。列アドレ ス/信号処理/出力回路11、12、13、及び14 は、出力チャネルout1、out2、out3、及び

out4(以下により詳細に説明する)と同様に、本質 的に同一の回路であって、4つのチャネルの各々毎に、 目的の色のみを変えて、繰り返されている。図2によっ **て示される本発明は、各チャネルがピクセルの1/4ず** つを処理し、4つのピクセルが同時に、各チャネルで1 ピクセルずつ処理される。

【0009】図3は、図2を参照して説明した実施形態 の変形であって、4つの出力チャネルを有する本発明の 他の実施形態のブロック図である。図3を参照すると、 4つの出力チャネルoutl、outl、outl、outl、outloutl びout4を有するピクセルアレイ20が、選択された ピクセル1、2、3、及び4を、4つの別個の列アドレ ス/信号処理/出力回路21、22、23、及び24を 介して同時に出力する。ととでは、4つの異なる回路ブ ロックで同時に処理される4つのピクセルを選択するた めに、2つの連続した行が必要とされる。図3に示され る実施形態で提供されるピクセルは、典型的には、従来 技術で典型的に使用されるモザイクカラーフィルタアレ イ(CFA)パターンの一部である。図示されるよう に、並列に処理される4つのピクセルは色に基づいて関 20 連付けられており、同時に処理される4つの各グループ 毎に、2つのグリーンピクセル(Gとして示されてい る)、1つのブルーピクセル(Bとして示されてい る)、及び1つのレッドピクセル(Rとして示されてい る)がある。

【0010】図4は、説明した上記の実施形態の変形で あって、4つの出力チャネルを有する本発明の他の実施 形態のブロック図である。ピクセルアレイ30が、4つ の出力チャネルout1、out2、out3、及びo ut4を有し、選択されたピクセル1、2、3、及び4 を、4つの別個の列アドレス/信号処理/出力回路3 1、32、33、及び34を介して同時に出力する。図 4は、列アドレス/信号処理/出力回路31、32、3 3、及び34がイメージングx-yアレイの1つの側の みに位置している4チャネル変形を描いたブロック図で ある。ことに描かれている選択されたピクセル1、2、 3、及び4は、連続した行に位置しているが、必ずし も、隣接したピクセルがモザイクパターンの形成を妨げ るわけではない。これは説明の目的のためであって、出 力のために選択されるピクセルに関連した回路配置にお いて、様々なスキームが使用できることを示すものであ

【0011】図5は、図3に示される実施形態に関し て、ピクセルアレイ20の中の色特定チャネルへの選択 されたピクセル1、2、3、及び4の接続マトリクスを 詳細に示している。具体的には、様々なピクセルを出力 チャネルに接続するために使用される列信号バスが描か れている。図5に見られるように、各列は、少なくとも 2つの信号バスを有しており、これらは、その列のピク セルの半分を、それらのピクセルが関連しているチャネ 50

ルに従ってピクセルに接続する。これによって、列の半 **分は、ピクセル 1 及び 3 を各列アドレス/信号処理/出** 力回路21及び23にインターフェースする信号バスラ インを有し、残りの半分は、ピクセル2及び4を各列ア ドレス/信号処理/出力回路22及び24にインターフ ェースする信号バスラインを有する。

【0012】図6は、列信号バスラインを信号処理回路 及び列アドレス回路にインターフェースするブロック図 を、詳細に描いている。ピクセルデータは、ピクセル列 ングが行われる。列選択信号がスイッチ95及び96に 与えられて、差動増幅器92にリセットサンプル及び信 号サンブルを交互に供給し、列アドレス回路によって現 在選択されている列の各々に、隣接した出力を与える。 スイッチ95及び96はトランジスタ構成であり、所与 のプロセスによって与えられる設計基準に基づいて、C MOS、PMOS、或いはNMOSの何れであっても良 い。差動増幅器92は、固定値のゲイン値を有していて も良く、或いは、そのゲイン値はプログラマブルであっ ても良い。プログラマブルなゲイン値は、メタル或いは 論理レベルの何れかで与えられる。

【0013】他のアーキテクチャでは、アレイを四半分 領域に分割し、先に説明したものと同じ複数ピクセル接 続アーキテクチャを適用して、更に多数の並列チャネル を達成している。図7の本発明のある実施形態のブロッ ク図では、アレイが4つのx-yアレイ四半分領域4 1、42、43、及び44に分割され、その各々が2つ の出力チャネルを有していて、結果として計8つの出力 チャネルを有している。各出力チャネルは、それ自身の 列アドレス/信号処理/出力回路(51~58)を有し ている。4つのx-yアレイ四半分領域41、42、4 3、及び44の各々は、それ自身の個別の行アドレス回 路81、82、83、及び84を有している。ことで開 示されている本発明では、高フレームレート或いは高ピ クセル数のイメージセンサを可能にする並列チャネルの 構成を可能にしている。ピクセルの512×512アレ イの8チャネルの実現は1000フレーム/秒の転送を 可能にし、これによって35MHzのオーダのチャネル データレート(アドレス、出力設定時間などに関わる総 時間に依存する)が得られるが、これは、列毎の相関2 重サンプリング(CDS)或いはチャネル毎のアナログ デジタル変換を各チャネルに組み込むために、非常に 適切な値である。四半分領域アーキテクチャ(図7参 照)及び2倍行出力の使用によって、列信号バス(列毎 に2つ)の付加によるピクセルフィル係数のロスが最小 になる。16チャネル撮像器は、各撮像器の四半分領域 に取り付けられた4つの並列アドレス/信号処理/出力 回路にピクセル信号を出力する4つの列信号バスを使用 しても、形成可能である。

【0014】図8は、4つのx-yアレイ四半分領域4

1、42、43、及び44を有する、図7に示される8 出力チャネルを有する本発明のセンサのある実施形態の ブロック図であるが、図8では、8つの出力チャネル が、色特定出力チャネルを有するように構成されてい る。色特定方式で出力チャネルを配置するための好まし い方法では、隣接するカラーピクセルを、同時に異なる チャネルに読み出すシーケンスが使用される。図7及び 図8に示される4つのx-yアレイ四半分領域41、4 2、43、及び44とそれらのアドレス及び信号処理回 路に対する設計レイアウトの好ましいプロセスでは、4 つのアレイの1つを、そのアドレス及び信号処理回路と 共に形成する。次に、そのアレイの第1回目の鏡像作成 によって、関連するアドレス及び信号処理回路を有する 2つの四半分領域を生成する。2つの四半分領域の鏡像 デザインから、再び鏡像作成によって、4つの四半分領 域41、42、43、及び44が生成される。レイアウ ト時に、4つの四半分領域の全てを別個に設計しても良 く、そのようなレイアウトは、信号処理を単純化するよ うな若干異なったアドレス特性を有していても良いこと に、留意すべきである。しかし、好適な実施形態によれ 20 ば、鏡像設計技術が単純であるので、4つの四半分領域 に対するどのような他の信号処理の追加も、価値のある ものになっている。

【0015】図9は、出力チャネルで使用される基本的機能ブロックを描いたブロック図である。出力チャネルは、本質的にお互いに同一であるか、或いは、少なくとも非常に類似している。相関2重サンプリング(CDS)91が、先に説明した出力チャネルの各々に対して設けられて、各ビクセルのための電圧レベル信号を提供する。好適な実施形態では、相関2重サンプリングユニ 30ット91の各々と共に差動増幅器が使用され、相関2重サンプリングユニット91は、各チャネルからプログラマブルゲイン増幅器(PGA)93へ、調節された電圧を出力する。PGA93は、各チャネルに所定のゲイン量を与えるが、これは典型的には色に基づいているが、他の要素に基づいていても良い。

【0016】図10は、本発明によって実現される好適な実施形態において、出力チャネルの各々に一般的に適用される出力チャネルの模式的な図である。CDSは、各ビクセルについて2つのサンブル(Reset及びSignal)を受け取り、これに従って2つのサンブル・ホールド回路101及び102に、関連するピクセルから受け取ったReset及びSignalサンブルを各々に1つずつ提供する。Reset及びSignalサンブルの各々は、各スイッチS及びRが閉じているときには、CDS91の中の関連するキャパシタC。及びCgに記憶される。キャバシタC。及びCgに記憶された。値は、差動増幅器92の入力に与えられる。これらの記憶されたSignal及びResetサンブルは、差動増幅器に対する入力として使用される。差動増幅器は、50

PGAに出力を与えるが、好適な実施形態では、PGAは差動増幅器出力における可変抵抗器である。PGAがCDSの出力を除外して、PGAの後に配置された差動増幅器を有していてもよいことが理解される。しかし、好適な実施形態では、差動増幅器をCDSの直後に配置する。また、PGAが、可変ゲイン要素として、可変抵抗器と同様にトランジスタ或いはDACなどを使用しても良いことが、理解される。CDSは、Signal及びResetキャパシタの両方をクリアするトランジスタ回路によって、リセットされる。好適な実施形態では、PMOSトランジスタが、クリアの目的で使用される。

【0017】本発明が、ある好適な実施形態を参照して 詳細に説明されてきたが、本発明の精神及び範囲の中で 変更及び改変が行われ得ることが、理解されるである う。

【図面の簡単な説明】

【図1】 2つの出力回路を有する従来技術の装置のブロック図である。

20 【図2】 4つの出力チャネルを有する本発明のある実施形態のブロック図である。

【図3】 4つの出力チャネルを有する本発明のある実施形態のブロック図である。

【図4】 4つの出力チャネルを有する本発明のある実施形態のブロック図である。

【図5】 4つの出力チャネルを有する本発明のある実施形態であって、チャネル上に同時に出力される4つのピクセルがモザイクパターンに配置されている場合のブロック図である。

0 【図6】 本発明の列アドレス/信号処理/出力回路の ある実施形態のブロック図である。

【図7】 8つの出力チャネルを有する本発明のある実施形態のブロック図である。

【図8】 8つの出力チャネルを有する本発明のある実施形態のブロック図である。

【図9】 出力チャネルにおける基本的機能ブロックを描いたブロック図である。

【図10】 本発明によって実現される好適な実施形態における、出力チャネルの各々の模式的な図である。


0 【符号の説明】

1, 2, 3, 4 ピクセル、10, 20, 30 ピクセルアレイ、11, 12, 13, 14, 21, 22, 23, 24, 31, 32, 33, 34, 51, 52, 53, 54, 55, 56, 57, 58 列アドレス/信号処理/出力回路、18, 28, 38, 81, 82, 83, 84 行アドレス回路、41, 42, 43, 44アレイ四半分領域、91 相関2重サンプリングユニット, 92 差動増幅器, 93 プログラマブルゲイン増幅器, 101, 102 サンブル・ホールド回路, 1050 0 センサ、119, 129 フィールド、120, 1

30 出力、121、122、123、124、12 *4、135、136、137 出力タップ。 5、126、127、131、132、133、13 *


[図1]


[図2]




【図3】

【図4】






【図6】



【図5】

【図7】



【図8】

【図9】

プログラマブル


ゲイン増幅器

プログラマブル

ゲイン増幅器

#2

#/



[図10]

